■平成27年度 修士論文

● 鮎澤　勇介

本論文では再構成可能な論理LSI (Large Scale Integration) であるFPGA (Field Programmable Gate Array) を評価基盤とし，高基数モンゴメリ乗算法 に対して2つの高速化手法を提案する．1つ目はバイナリ法の検討である．これ までの研究では回路規模を削減するために右向きバイナリ法が多く用いられて きた．左向きバイナリ法を用いることで，右向きバイナリ法に比べ回路規模が 増大するが乗算剰余を並列に実行することができる．左向きバイナリ法をモン ゴメリ乗算法に対応させ，評価を行った (Method 1) ．2つ目は高基数モンゴ メリ乗算法の検討である．べき乗剰余演算の入出力ビット幅で動作するモジュー ルとワード単位で動作するモジュールを分離し，クロック系統を分けることで 高速化を図った．モジュールの分離にあわせて1ワード分レジスタを冗長に用 意し，比較処理を減らした．また，モジュール間の結線で剰余や除算を行い評 価した (Method 2) ．Method 1，Method 2を単独で適応した場合と同時に適応 した場合で組み合わせの有効性を確認した (Method 1+2) ．

● 板垣　佑哉

多倍長計算を高速，簡易に実行するための多倍長計算ライブラリは多く開 発されている．その中でもGNUが提供するGMP Libraryは比較的高速で広く用い られている．四則演算は基本演算として多く実行されるが，加減算に比べ乗除 算は計算時間が大きくなることが多い．CPUのマルチコア化とともに並列化に よる高速化が進んでいるため，本研究では，OpenMPを用いたGMPの多倍長整数 乗算の高速化手法を検討した．

● 田中　佑

本研究では，Programmable Logic Controller (PLC) 向けの制御プログラ ムを一度Cプログラムへと変換し，それをVivado HLSによりハードウェア化す る手法について，既存手法と同様の設計ポリシーが実現可能かを評価した．ま たループの展開・分割によるレイテンシ及びリソース消費量の削減手法を検討 した．

● 堂田　貴裕

本研究では，Xeon Phi に適した性能チューニング手法を調べるための予備 的性能評価を行う．ホスト計算機に Xeon E5-2680v2，コプロセッサに Xeon Phi 5110P を用いて測定を行った．科学技術計算応用として，NAS Parallel Benchmarks (NPB) を用いた．Xeon Phi の利用方法としてネイティブ実行とオ フロード実行を用い，Xeon Phi のスレッド数に対する性能変化を検討した． また，オフロード実行部分を変更した場合のデータ通信量の変化を調査した． オフロード実行では以下の手法を検討した．1 つ目は，実行プロファイルから 最も時間のかかる関数をオフロードする手法である (手法 1)．2 つ目は，ベ ンチマークの時間を測定している範囲全体をオフロードする手法である (手法 2)．また FT では，OpenMP で並列化している部分をオフロードする手法につ いても検討した．

● 山内　涼

Oblivious RAM（ORAM）はダミーアクセスやデータの再配置によってアク セスパターンを秘匿する技術である．ORAMにはメモリバンド幅に無視できない オーバヘッドが伴うことが知られており，実用化にあたってはその削減が望ま れている．本研究では，ORAM アルゴリズムの一つである Path ORAMを対象と したバンド幅削減手法を提案する．はじめに評価基盤としてアルゴリズム再現 用のシミュレータを作成し，その妥当性を評価した．次に提案手法を適用した 場合のバンド幅削減率とストレージコストについて評価し，その有効性につい て論じた．